Premiers processeurs « LogicFolding » de Huawei, objectif 14 Å d’ici 2031 sans gravure avancée
Face à l’explosion des coûts et à la complexité croissante de la miniaturisation des processeurs, Huawei propose une voie alternative pour continuer à gagner en performances. Cette approche, appelée « loi d’échelle Tau (τ) », s’appuie sur une architecture nommée LogicFolding, qui repense l’agencement des circuits et optimise conjointement les composants, l’architecture et le logiciel afin de raccourcir les temps de propagation des signaux.
Le géant chinois ne se contente plus de réduire la taille des transistors. Lors de l’ISCAS 2026 – un symposium international dédié aux circuits électroniques – l’entreprise a présenté une stratégie visant à faire progresser les semi-conducteurs sans se reposer uniquement sur la course aux nanomètres.
LogicFolding est au cœur de cette vision. Cette technique « replie » certaines parties logiques d’une puce pour limiter la distance que doivent parcourir les signaux. Plutôt que de miser uniquement sur une gravure toujours plus fine, Huawei cherche à optimiser l’architecture interne de ses processeurs pour les rendre plus rapides et moins énergivores.
Depuis des décennies, l’industrie des semi-conducteurs suit la même logique : toujours plus de transistors dans un espace toujours plus réduit. Mais la loi de Moore montre ses limites. Les gains de performance deviennent plus durs à obtenir, les coûts explosent, et chaque nouveau nœud de gravure exige des investissements industriels massifs.
Avec LogicFolding, Huawei propose de déplacer une partie du problème. L’idée est de compacter certains chemins logiques, à l’image d’un trajet routier que l’on raccourcirait et mieux organiserait. L’avantage attendu est double : diminuer les délais de circulation des signaux et accroître la densité fonctionnelle, sans tout faire reposer sur une finesse de gravure accrue.
En repensant ainsi l’organisation interne de ses puces, Huawei espère se rapprocher des performances habituellement associées à des procédés de gravure bien plus avancés. La firme affirme même que cette méthode pourrait permettre, à l’horizon 2031, d’atteindre une densité de transistors comparable à celle attendue avec des procédés de 14 Å (soit 1,4 nm), et ce sans nécessairement recourir à une telle finesse de gravure. Une revendication ambitieuse qui devra être vérifiée de manière indépendante.
Cette approche constitue, pour le groupe chinois, un moyen de réduire sa dépendance aux gravures les plus avancées, dans un contexte marqué par les sanctions américaines. Huawei précise par ailleurs que ses prochaines puces Kirin, attendues à l’automne 2026, seront les premières à intégrer l’architecture LogicFolding. Et si l’industrie chinoise des semi-conducteurs parvenait à combler une partie de son retard en empruntant des chemins de traverse ?
